Шина pci: Шина pci — Википедия

Шина PCI

PCI – параллельная шина ввода-вывода материнской платы для установки дополнительного аппаратного обеспечения. Главным преимуществом стандарта, в свое время, стало то, что разработчик (Intel — PCI Special Interest Group) объявил шину PCI открытым интерфейсом. Данное решение позволило значительно увеличить ассортимент аппаратных устройств ПК, так как производителям не нужно было лицензировать свой продукт для шины PCI.

Особенности шины PCI

Так как шина PCI разрабатывалась с нуля, а не была попыткой апгрейда одного из существующих интерфейсов, разработчики Intel отказались от использования шины процессором, что позволило создать локальную процессоронезависимую шину. Теперь данные между процессором и оперативной памятью, равно как, и между устройствами самой шины PCI передавались независимо друг от друга.

Работа шины PCI полностью основывалась на принципе Plug & Play и управлялась базовой системой ввода-вывода (BIOS), таким образом, при старте компьютера происходило распределение аппаратных ресурсов между устройствами шины PCI.

Особенностью шины также стала её децентрализация, то есть, любое из устройств могло стать главным инициатором транзакций и затребовать столько ресурсов, сколько было необходимо для осуществления текущих операций. При этом использовалась система арбитража и отдельно стоящей логики арбитра. Новые транзакции инициировались в процессе предыдущих запущенных транзакций. Данные и адреса между устройствами шины PCI передавались циклическим методом и использовали «обычную», «пакетную» и «расщеплённую» типы транзакций.

«Обычная» транзакция состояла из одного либо двух циклов адреса.

«Пакетная» транзакция со множеством циклов чтения/записи использовала один цикл адреса на несколько, а не на каждый цикл данных. Транзакция могла быть временно приостановлена обоими устройствами из-за опустошения или переполнения буфера данных.

Принцип «расщеплённая» транзакция заключался в том, что целевое устройство отвечало состоянием «в процессе» и инициатор освобождал шину для других устройств, захватить её снова через арбитраж и повторив транзакцию. Так продолжалось, пока целевое устройство не отвечало «сделано». Данный метод использовался для сопряжения шин с разными скоростями (PCI и FSB-шина процессора) и для предотвращения тупиковых ситуаций в сценарии взаимодействия со многими межшинными мостами.

Что касается параметров, шина PCI работала на частоте 33,33/66,66 МГц и имела разрядность 32/64 бита, а данные и адрес передавались по одним и тем же линиям. Пиковая пропускная способность для 32-разрядного варианта составляла 133 Мбайт/с при частоте 33,33 МГц.

P.S. На данный момент стандарт PCI практически вытеснена высокоскоростным интерфейсом PCI Express.

Шина PCI — Цоколевка разъемов

Шина PCI является высокопроизводительная шина для соединения чипов, плат расширения и процессора / памяти подсистем.

 Универсальные карты PCI 32/64 бит
   -------------------------------------------------- --------------
  | PCI стороны компонентов (сторона B) |
  | |
  | |
  | Дополнительные |
  | ____ Обязательное 32-разрядных контактов 64-разрядных контактов _____ |
  | ___ | | | | | | | | - | | | | | | | | | | | | | | | | | - | | | | | | | - | | | | | | | | | | | | | |
           ^ ^ ^ ^ ^ ^ ^ ^
         B01 B11 B14 B49 B52 B62 B63 B94 

 5V PCI Card 32/64 бит
  | Дополнительные |
  | ____ Обязательное 32-разрядных контактов 64-разрядных контактов _____ |
  | ___ | | | | | | | | | | | | | | | | | | | | | | | | | | | - | | | | | | | - | | | | | | | | | | | | | | 

 3,3-вольтовой карты PCI 32/64 бит
  | Дополнительные |
  | ____ Обязательное 32-разрядных контактов 64-разрядных контактов _____ |
  | ___ | | | | | | | | - | | | | | | | | | | | | | | | | | | | | | | | | | | - | | | | | | | | | | | | | | 

Спецификация PCI определяет два типа разъемов, которые могут быть реализованы на уровне системной плате: один для систем, которые реализуют 5 Вольт сигнализации уровня, и один для системы, которые реализуют 3,3 Вольт сигнализации уровней. Кроме того, PCI системы могут осуществлять либо 32-разрядный или 64-разрядный разъем. Большинство PCI автобусов осуществлять только 32-битную часть разъема, который состоит из контакты с 1 по 62. Современные системы, которые поддерживают 64-разрядную передачу данных осуществлять полный автобус PCI разъем, который состоит из контакты с 1 по 94. Три типа карт расширения могут быть реализованы: 5 Вольт Дополнительные платы включать в себя ключ выемку в контактный позициях 50 и 51, чтобы позволить им быть подключены только на 5 Вольт разъемов системы. 3,3 Вольт Дополнительные платы включать в себя ключ выемку в контактный позициях 12 и 13, чтобы они могли быть включены только в 3,3 Вольт разъемов системы. Универсальный карт расширения включают в себя как ключевые вырезы, чтобы они могли быть подключены к либо 5 В или 3,3 В разъемов системы.

Универсальная шина PCI Pinouts

                     Задняя Компьютер: ------: ------:-12V | - B1 A1 - | испытаний Сброс испытаний Часы | - B2 A2 - | +12 В Земля | - B3 A3 - | выбор режима тестовых данных Выход | - B4 A4 - | Ввод данных испытаний +5 V | - B5 A5 - | +5 V +5 V | - B6 A6 - | Прерывание Прерывание B | - B7 A7 - | C прерывания прерывания D | - B8 A8 - | +5 V PRSNT1 # | - B9 A9 - | Резервный Резервный | - B10 A10 - | + VI / O PRSNT2 # | - B11 A11 - | Reserved: ------: ------ :: ----- -: ------: Reserved | - B14 A14 - | Зарезервировано Первый | - B15 A15 - | Сброс Часы | - B16 A16 - | + VI / O Первый | - B17 A17 - | удовлетворить просьбу | - B18 A18 - | земля + VI / O | - B19 A19 - | защищены Адрес 31 | - B20 A20 - | Адрес Адрес 30 29 | - B21 A21 - | 3,3 В Земля | - B22 A22 - | Адрес Адрес 28 27 | - B23 A23 - | Адрес Адрес 26 25 | - B24 A24 - | Первый +3,3 | - B25 A25 - | Адрес 24 C / BE 3 | - B26 A26 - | Init устройство Выберите Адрес 23 | - B27 A27 - | 3,3 В Земля | - B28 A28 - | Адрес 22 Адрес 21 | - B29 A29 - | Адрес 20 Адрес 19 | - B30 A30 - | Первый +3,3 | - B31 A31 - | Адрес 18 Адрес 17 | - B32 A32 - | Адрес 16 C / BE 2 | - B33 A33 - | 3,3 В Земля | - B34 A34 - | периода кадра Инициатор Готовые | - B35 A35 - | Первый +3,3 | - B36 A36 - | Цель устройство Выберите Готово | - B37 A37 - | Заземление | - B38 A38 - | Остановить замок | - B39 A39 - | +3,3 Ошибка четности | - B40 A40 - | Snoop урон +3,3 | - B41 A41 - | Snoop Backoff Системная ошибка | - B42 A42 - | Первый +3,3 | - B43 A43 - | PAR C / BE 1 | - B44 A44 - | Адрес 15 Адрес 14 | - B45 A45 - | +3,3 M66EN/Ground | - B46 A46 - | Адрес 13 Адрес 12 | - B47 A47 - | 11 Адрес Адрес 10 | - B48 A48 - | Заземление | - B49 A49 - | 9 Адрес: ------: ------ :: ------: ------: Адрес 8 | - B52 A52 - | C / BE 0 Адрес 7 | - B53 A53 - | 3,3 V 3,3 V | - B54 A54 - | Адрес 6 Адрес 5 | - B55 A55 - | Адрес 4 Адрес 3 | - B56 A56 - | цокольный Первый | - B57 A57 - | Адрес 2 Адрес 1 | - B58 A58 - | 0 +5 адрес I / O | - B59 A59 - | + VI / O подтверждения 64-битных | - B60 A60 - | Запрос 64-разрядных +5 V | - B61 A61 - | +5 V +5 V | - B62 A62 - | +5 V: ------: ------ :: ------: ------: Reserved | - B63 A63 - | Заземление | - B64 A64 - | C / BE 7 C / BE 6 | - B65 A65 - | C / BE 5 C / BE 4 | - B66 A66 - | + VI / O Первый | - B67 A67 - | четности 64-битное адресное 63 | - B68 A68 - | Адрес 62 Адрес 61 | - B69 A69 - | земля + VI / O | - B70 A70 - | Адрес 60 Адрес 59 | - B71 A71 - | Адрес Адрес 58 57 | - B72 A72 - | Заземление | - B73 A73 - | Адрес Адрес 56 55 | - B74 A74 - | Адрес 54 Адрес 53 | - B75 A75 - | + VI / O Первый | - B76 A76 - | Адрес 52 Адрес 51 | - B77 A77 - | Адрес 50 Адрес 49 | - B78 A78 - | земля + VI / O | - B79 A79 - | Адрес 48 Адрес 47 | - B80 A80 - | Адрес 46 Адрес 45 | - B81 A81 - | Заземление | - B82 A82 - | Адрес Адрес 44 43 | - B83 A83 - | 42 адресов Адрес 41 | - B84 A84 - | + VI / O Первый | - B85 A85 - | Адрес Адрес 40 39 | - B86 A86 - | Адрес 38 Адрес 37 | - B87 A87 - | земля + VI / O | - B88 A88 - | Адрес 36 Адрес 35 | - B89 A89 - | Адрес 34 Адрес 33 | - B90 A90 - | Заземление | - B91 A91 - | 32 Адрес защищены | - B92 A92 - | Резервный Резервный | - B93 A93 - | Заземление | - B94 A94 - | Reserved: ------: ------: 

То же самое с описаниями:

+5 VB21

Примечания: Pin 63-94 существует только на реализацию 64 бит PCI.

+ VI / O 3,3 В на 3,3 доски, на досках 5V 5V, и определить сигнал рельсы на универсальной плате.

PCI является синхронным архитектура шины со всеми передача данных выполняется относительно системного тактового (CLK). Начальной спецификации PCI разрешен максимальной тактовой частотой 33 МГц позволяет одной шине передачи должны выполняться каждые 30 наносекунд. Позже, версия 2.1 спецификации PCI продлила автобус определение для обеспечения работы на частоте 66 МГц, но подавляющее большинство сегодняшних персональных компьютеров продолжают осуществлять Шина PCI, который работает на максимальной скорости 33 МГц.

PCI реализует 32-битный мультиплексированных адреса и шины данных (AD [31:0]). ИТ-архитекторов, средства поддержки 64-битной шиной данных через гнездо разъема больше, но большинство сегодняшних персональных компьютеров поддерживают только 32-разрядная передача данных через базу 32-разрядных разъема PCI. С частотой 33 МГц, 32-разрядный слот поддерживает максимальную скорость передачи данных 132 МБ / с, и 64-разрядный слот поддерживает 264 Мбайт / сек.

Мультиплексированных адреса и шины данных позволяет пониженным количеством контактов на разъеме PCI, что позволяет снизить стоимость и меньший размер пакета для компонентов PCI. Типичный 32-битных PCI карты расширения использовать только около 50 сигналов контактов на разъеме PCI из которых 32 являются мультиплексированных адреса и шины данных. Циклы шины PCI инициируются вождения адрес на AD [31:0] сигналы в течение первых часов краю называют адрес фазу. Адрес фаза сигнализирует активацию сигнального кадра #. На следующий фронт тактового сигнала начинается первый из одного или более данных фаз в котором данные передаются на AD [31:0] сигналами.

В PCI терминологии, данные передаются между инициатором которых является мастером шины, и цель, которая является автобус рабом. Инициатором диски C / BE [3:0] # сигналов во время фазы адреса, чтобы сигнализировать тип передачи (чтение из памяти, запись в память, ввод / вывод, I / O записи и т. д.). Во время фазы данных C / BE [3:0] # сигналами служат байта позволяют указать, какой байт данных являются действительными. Как инициатором, так и адресат могут вставить состояния ожидания в передачу данных deasserting IRDY # и # TRDY сигналов. Действительно передачи данных происходят на каждом такте края, в котором обе IRDY # # TRDY и утверждаются.

Передачи PCI шины состоит из одной фазы адрес и любое количество данных фаз. Операции ввода / вывода, что доступ регистров в рамках цели PCI обычно имеют только одну фазу данных. Передача данных в память, которые перемещаются блоки данных состоят из нескольких фаз данных, прочитать или записать несколько последовательных ячеек памяти. Оба инициатора и целевой может прекратить последовательность трансфер в любое время. Инициатором сигнализирует завершение автобусный трансфер по deasserting кадр # сигнал во время последней фазы данных. Цель может прекратить автобусный трансфер, утверждая # СТОП сигнал. Когда инициатор обнаруживает активный СТОП # сигнал, он должен прервать текущую передачу автобуса и повторно запрашивать разрешение на автобусе, прежде чем продолжить. Если СТОП # утверждается без каких-либо данных фаз завершению, целевой выпустило повторить попытку. Если СТОП # утверждается после одной или нескольких фазах данных успешно завершена, целевой выпустило отключиться.

Инициаторы запрашивать разрешение на право собственности на автобусе, утверждая, REQ # сигнал на центральный арбитра. Собственности арбитром гранты из автобуса, утверждая GNT # сигнала. REQ # и GNT #, являются уникальными для каждого слота позволяет арбитром для реализации алгоритма автобуса справедливости. Арбитраж в PCI скрыта в том смысле, что она не потребляет тактов. Нынешний автобуса инициаторов перевода перекрываются с арбитражным процессом, который определяет следующий владелец автобуса.

PCI поддерживает строгий механизм автоматической конфигурации. Каждое PCI-устройство включает в себя набор регистров конфигурации, что позволяет идентифицировать тип устройства (SCSI, видео, Ethernet и т.д.), а также компании, которая производит его. Другие регистры позволяют конфигурации устройств адресов ввода / вывода, адреса памяти, уровни прерываний и т.д.

Хотя это и не широко применяется, PCI поддерживает 64-битную адресацию. . В отличие от 64-битной шиной данных вариант, который требует более длительного разъем с дополнительным 32-бит данных сигналов, 64-разрядной адресации могут быть поддержаны через базовый 32-разрядный разъем двойные адресные циклы выдаются в которых младшие 32 — битов адреса приводятся на AD [31:0] сигналами в течение первой фазы адрес и высокого порядка 32 битов адреса (если не ноль) приводятся в движение на AD [31:0] сигналы во время Второй этап адресу. Остаток перенос продолжается как обычный передачи шины.

PCI определяет поддержку как 5 вольт и 3,3 вольта сигнализации уровней. Разъем PCI определяет расположение выводов как для 5 вольт и 3,3 вольта уровнях. Однако большинство ранних систем PCI были только 5 вольт, и не обеспечивали активную мощность на 3,3 вольта контактный разъем. Со временем использование более 3,3 Вольт интерфейса ожидается, но карт расширения, которые должны работать в старых унаследованных систем ограничены использованием только 5 Вольт. Манипуляция схема реализуется в разъемы PCI Для предотвращения внесения плат расширения в системе с напряжением питания несовместимы.

Хотя наиболее широко применяются в PC совместимых систем, архитектура PCI шина процессора независимым. Определения PCI сигнала являются общими позволяет автобуса, которые будут использоваться в системах на основе других семействами процессоров.

PCI включает в себя строгим спецификациям для обеспечения качества сигнала, необходимые для работы на 33 и 66 МГц. Компоненты и карт расширения должна включать уникальный водителей автобусов, которые специально разработаны для использования в среде PCI шине. Типичными устройствами TTL использовались в предыдущих реализациях шины, например, ISA и EISA которые не соответствуют требованиям PCI. Это ограничение наряду с высокой скоростью шины подсказывает, что большинство устройств PCI реализованы как пользовательские ASICs.

Чем выше скорость PCI ограничивает количество слотов расширения на одной шине не более чем на 3 или 4, по сравнению с 6 или 7 для более ранних шинных архитектур. Чтобы разрешить расширение автобусов с более чем 3 или 4 слотами PCI SIG определила PCI к PCI Bridge механизма. PCI к PCI Мосты ASIC, который электрически выделить два PCI, позволяя автобусов автобусные трансферы, которые будут направлены из одного автобуса в другой. Каждый мост устройство имеет первичную шину PCI и вторичной шине PCI. Несколько устройств мост может быть каскадным, чтобы создать систему с большим количеством автобусов PCI.

В данном разделе в настоящее время базируется исключительно на работе Sokos Марк.

Этот файл не предназначено, чтобы быть полное покрытие стандартного PCI. Это только для информационных целей, и предназначен, чтобы дать дизайнерам и любителям обзор автобусе, так что они могли бы создавать свои собственные карты PCI. Таким образом, операции ввода / вывода объясняются в самых деталях, в то время как операции с памятью, которая, как правило, не будут рассматриваться на карты ввода / вывода, только кратко объяснил. Любители также предупредил, что, в связи с более высокими тактовыми частотами участвует, PCI карты более трудно разработать, чем карты или ISA карт для других, более медленных автобусов. Многие компании сейчас делают карт PCI прототипирования, а для тех, посчастливилось иметь доступ к FPGA программистов, такие компании, как Xilinx предлагают отвечающие требованиям PCI которую можно использовать в качестве отправной точки для собственных проектов.

Описание сигналов:

AD (х)

Адреса / данных линий.

CLK

Часы. 33 МГц максимум.

C / BE (х)

Командование, разрешение байта.

КАДР

Используется для указания того цикла фазы адреса или данные фазы.

DEVSEL

Выберите устройство.

IDSEL

Инициализации устройство Выберите

INT (х)

Прерывать

IRDY

Инициатор Готово

Блокировки

Используется для управления блокировок ресурсов на шине PCI.

M66EN

Первый, когда карта работает в 33 МГц. Подтянут, если карта запросы 66 МГц шину. Если все comonents (чипсета и других карт) может работать на частоте 66 МГц, то частота шины PCI будет в два раза быстрее, чем на обычной частоте. Определено, так как PCI 2.1 для 3,3 карты только.

REQ

Запрос. Просит перевод PCI.

GNT

Грант. указывает, что разрешение на использование PCI предоставляется.

PAR

Четности. Используется для AD0-31 и C/BE0-3.

PERR

Ошибка четности.

RST

Сброс.

SBO

Snoop отсрочки.

SDONE

Snoop урон.

SERR

Системная ошибка. Указывает на ошибку четности адрес для специальных циклов или системная ошибка.

СТОП

Утверждается Target. Просит мастер, чтобы остановить текущий цикл передачи.

TCK

Синхросигнал тестирования

TDI

Входные данные испытаний

TDO

Выходные данные испытаний

TMS

Выбор тест-режима

TRDY

Целевые Готово

TRST

Сброс логику теста

Шина PCI лечит все трансферы как прорвало операции. Каждый цикл начинается с адресом фазой с последующей одной или более данных фаз. Данные фазы могут повторяться бесконечно, но ограничены таймер, который определяет максимальное количество времени, что устройство PCI может управлять шиной. Этот таймер установлен на процессор, как часть конфигурации пространства. Каждое устройство имеет свой таймер (см. Задержка таймера в конфигурационном пространстве).

То же линии используются для адресов и данных. Командных строк также используются для линий разрешение байта. Это сделано, чтобы уменьшить общее количество контактов разъема PCI.

Командная строка (C/BE3 к C/BE0) указывают на тип автобусный трансфер в течение фазы адреса.

Три основных типа трансферы ввода / вывода, память и конфигурация.

Диаграммы PCI времени:

             __________________
  CLK ___ | | ___ | | ___ | | ___ | | ___ | | ___ | | ___
 
          ________________
  Рамки | _________________________________ |
 
                  _______________________________
  AD -------  ---
                  Адрес Data1 Data2 Data3 Data4
 
                  _____________________________________
  C / BE -------  ---
                  Командного байта сигналы разрешения
 
           _______________
  IRDY | _________________________________ |
 
           ________________
  TRDY | ________________________________ |
 
           _________________
  DEVSEL | _______________________________ | 

Не PCI цикла передачи, 4 Данные фазы, отсутствие состояния ожидания. Данные передаются по переднему фронту CLK.

                          [1] [2] [3]
              ________________________
  CLK ___ | | ___ | | ___ | | ___ | | ___ | | ___ | | ___ | | ___ | | __
 
          ________________
  Рамки | ________________________________________________ |
 
                                     Азбука
                  _______________________________________
  AD -------  ---------  ---
                  Адрес Data1 Data2 Data3
 
                  ____________________________________________________
  C / BE -------  ---
                  Командного байта сигналы разрешения
 
                                                           Ждать
           ____________________
  IRDY | __________________________________ | | _______ |
 
                          Стой, стой,
           _______________________________
  TRDY | _______ | | _______________________ |
 
           _________________
  DEVSEL | ______________________________________________ | 

PCI цикла передачи, с состояниями ожидания. Данные передаются по переднему фронту CLK в точках обозначенный A, B и C.

Циклов шины:

Подтверждения прерывания (0000)

Контроллер прерываний автоматически распознает и реагирует на ИНТА (подтверждения прерывания) команды. В фазе данных, он передает вектор прерывания на объявление линий.

Специальный цикл (0001)

I / O Read (0010) и I / O Write (0011)

Устройство ввода / вывода операции чтения или записи. AD строки содержат адрес байта (AD0 и AD1 должны быть расшифрованы). PCI порты ввода / вывода может быть 8 или 16 бит. PCI позволяет 32 бита адресного пространства. На IBM совместимых машин, процессор Intel ограничена 16 битами пространство ввода / вывода, который дополнительно ограничена некоторыми картами ISA, которые также могут быть установлены на машине (много карт ISA декодировать только нижние 10 бита адресного пространства, а также Таким образом, зеркало себя во всем 16-битное пространство ввода / вывода). Этот предел предполагает, что устройство поддерживает ISA или EISA слоты в дополнение к PCI слотов.

Пространство PCI конфигурации можно получить также через порты ввода / вывода 0x0CF8 (адрес) и 0x0CFC (данные). Адрес порта должен быть записан первым.

Чтение из памяти (0110) и Memory Write (0111)

Чтения или записи в памяти системы. AD строк содержат двойное адресу. AD0 и AD1 не должны быть декодированы. Разрешение байта линии (C / BE) указать, какие байты являются действительными.

Чтения конфигурации (1010) и записи конфигурации (1011)

Чтения или записи в конфигурации PCI устройства пространство, которое составляет 256 байт. Доступ к нему осуществляется в двойном единиц. AD0 и AD1 содержать 0, AD2-7 содержать адрес двойного слова, AD8-10 используются для выбора адресуемого блока неисправность блока, а остальные линии AD не используются.

 Адрес Бит 32 16 15 0
 
  00 Unit ID | Производитель ID
  04 статус | Команда
  Коду класса 08 | Редакция
  0C БИСТ | Заголовок | Задержка | CLS
  10-24 Базовый адрес Регистрация
  28 Зарезервировано
  2C Зарезервировано
  30 Расширение ROM Базовый адрес
  34 Зарезервировано
  38 Зарезервировано
  3C MaxLat | MnGNT | INT-контактный | RC-линии
  40-FF для установки вдувания ПУТ 

Несколько чтение памяти (1100)

Это расширение шины цикл чтения памяти. Он используется для чтения больших блоков памяти без кэширования, которое выгодно для длинных последовательного доступа к памяти.

Двойной цикл адреса (1101)

Два цикла адрес необходимы при 64 бит адреса используется, но только 32-битный физический адрес существует. Наименее значимый часть адреса размещен на линии AD первым, а затем наиболее значимые 32 бит. Второй цикл адрес также содержит команды для типа передачи (ввода / вывода, память и т.д.). Шина PCI поддерживает 64-битный адрес ввода / вывода пространстве, хотя это не доступно на ПК на базе Intel из-за ограничений процессора.

Memory-Read линия (1110)

Этот цикл используется для чтения в более чем двух блоков 32 бита данных, как правило, до конца строки кэша. Это более эффективно, чем обычная память читал всплесков в течение длительного ряда последовательных доступа к памяти.

Запись в память и отменить (1111)

Это означает, что, как минимум, одной строки кэша должны быть переданы. Это позволяет основной памяти быть обновлен, сохраняя кэш обратной записи цикла.

Источники: Внутри локальной шины PCI Гай У. Кендалл, Byte февраль 1994 г. В 19 р. 177-180
Источники: Незаменимый Книга оборудования ПК, Ханс-Петер Messmer, ISBN 0-201-8769-3

Для получения копии полного стандартного PCI, обращайтесь:

TD / п / п

Компьютерные шины. HyperTransport. PCI-Express

Автор: Виктор Куц

Вопросы

Что такое компьютерная шина?

Компьютерная шина служит для передачи данных между отдельными функциональными блоками компьютера и представляет собой совокупность сигнальных линий, которые имеют определенные электрические характеристики и протоколы передачи информации. Шины могут различаться разрядностью, способом передачи сигнала (последовательные или параллельные, синхронные или асинхронные), пропускной способностью, количеством и типами поддерживаемых устройств, протоколом работы, назначением (внутренняя или интерфейсная).

Что такое QPB?

64-битная процессорная шина QPB (Quad-Pumped Bus) обеспечивает связь процессоров Intel с северным мостом чипсета. Характерной ее особенностью является передача четырех блоков данных (и двух адресов) за такт. Таким образом, для частоты FSB, равной 200 МГц, эффективная частота передачи данных будет эквивалентна 800 МГц (4 х 200 МГц).

Что такое HyperTransport?

Последовательная двунаправленная шина HyperTransport (НТ) разработана консорциумом компаний во главе с AMD и служит для связи процессоров AMD семейства К8 друг с другом, а также с чипсетом. Кроме того, многие современные чипсеты используют НТ для связи между мостами, нашла она место и в высокопроизводительных сетевых устройствах — маршрутизаторах и коммутаторах. Характерной особенностью шины НТ является ее организация по схеме Peer-to-Peer (точка-точка), обеспечивающая высокую скорость обмена данными при низкой латентности, а также широкие возможности масштабирования — поддерживаются шины шириной от 2 до 32 бит в каждом направлении (каждая линия — из двух проводников), причем «ширина» направлений, в отличие от PCI Express, не обязана быть одинаковой. К примеру, возможно использование двух линии НТ на прием и 32 — на передачу.

«Базовая» тактовая частота шины HT — 200 МГц, все последующие тактовые частоты определяются как кратные данной — 400МГц, 600МГц, 800МГц и 1000 МГц. Тактовые частоты и скорость передачи данных шины HyperTransport версии 1.1 приведены в таблице:

На данный момент консорциумом HyperTransport разработана уже третья версия спецификации НТ, согласно которой шина HyperTransport 3. 0 допускает возможность «горячего» подключения и отключения устройств; может работать на частотах вплоть до 2,6 ГГц, что позволяет довести скорость передачи данных до 20800 Мб/с (в случае 32-битной шины) в каждую сторону, являясь на сегодняшний день самой быстрой шиной среди себе подобных.

Что такое PCI?

Шина PCI (Peripheral Component Interconnect), несмотря на свой более чем солидный (по компьютерным меркам) возраст, до сих пор является основной шиной для подключения самых разнообразных периферийных устройств к системной плате компьютера. 32-битная шина PCI обеспечивает возможность динамического конфигурирования подключенных устройств, она работает на частоте 33,3 МГц (пиковая пропускная способность 133 Мбит/с).

В серверах используется ее расширенные варианты PCI66 и PCI64 (32 бит/66 МГц и 64 бит/33 МГц соответственно), а также PCI-X — 64-битная шина, ускоренная до 133 МГц.

Другими вариантами шины PCI являются популярная в недавнем прошлом графическая шина AGP и пара интерфейсов для мобильных компьютеров: внутренняя шина mini-PCI и PCMCIA/Card Bus (16/32-разрядные варианты интерфейса внешних устройств, допускающие «горячее» подключение периферии). Несмотря на широкое распространение, время шины PCI (и ее производных) заканчивается — на смену им идет (пусть и не так быстро, как хотелось бы ее разработчикам) современная высокопроизводительная шина PCI-Express.

Что такое PCI-Express?

PCI-Express — это последовательный интерфейс, разработанный организацией PCI-SIG во главе Intel и предназначенный для использования в качестве локальной шины вместо PCI. Характерной особенностью PCI-Express является его организация по принципу «точка-точка», что исключает арбитраж шины и, тем самым, перетасовку ресурсов.

Соединение между устройствами PCI-Express называется линками (link) и состоят из одной (называемой 1x) или нескольких (2x, 4x, 8x, 12x, 16x или 32x) двунаправленных последовательных линий (lane). Пропускная способность современной шины PCI-Express версии 1.1 с разным количеством линий приведена в таблице:

Число линий PCI Express	Пропускная способность в одном направлении, Гб/с	Суммарная пропускная способность, Гб/с
1	0. 25	0.5
2	0.5	1
4	1	2
8	2	4
16	4	8
32	8	16

Однако в текущем году получит распространение новая спецификация PCI-Express 2.0, в которой пропускная способность каждого линка увеличилась до 0,5 Гб/с в каждую сторону (при сохранении совместимости с PCI-Express 1.1). Кроме того, в PCI-Express 2.0 вдвое увеличена подводимая по шине мощность питания — 150 Вт против 75 в первой версии стандарта; а также, как и HT 3.0, обеспечивается потенциальная возможность «горячей» замены интерфейсных карт (провозглашенная, но не реализованная в версии 1. 1).

Источник: 3dnews.ru

BIOS: настройка шины PCI — Советы пользователю компьютера

Здравствуйте, уважаемые читатели блога Help начинающему пользователю компьютера. Сегодня мы рассмотрим опции БИОС, которые позволяют произвести настройку шины PCI. 
Примечание. Шина PCI – 32-разрядная  шина для подключения периферийных устройств (до 10), разработанная для замены шины ISA. Вытесняется шиной PCI Express.

Arbitration Priority

С помощью данной опции можно установить приоритет доступа к системной шине между процессором и шиной PCI. То есть выбор устройства (процессор или PCI-карта), которое получит доступ к системной шине при одновременном поступлении на FSB запроса от данных устройств. Опция работает только при наличии PCI-устройств, которые поддерживают режим Bus Master.

Значения опции:

Favor CPU – при одновременном поступлении запроса на системную шину от процессора и устройства PCI приоритет имеет процессор;

Favor PCI – при одновременном поступлении запроса на системную шину от процессора и устройства PCI приоритет имеет PCI-устройство;

Rotation – каждое из устройств (процессор и PCI-карта) на время (по очереди) получают приоритет доступа к шине FSB;

Fixed – высший приоритет имеет процессор

PCI First – высший приоритет имеет устройство, подключенное к шине PCI;

ISA/DMA First – высший приоритет имеет устройство, подключенное к шине ISA.

Данная опция может встретиться также под следующими названиями:

PCI Bus Arbitration

AGP/PCI Frequency

Установка соотношения частот AGP-шины и шины PCI (значение частоты AGP-шины / значение частоты шины PCI).

Bus Concurrency

С помощью данной опции можно разрешить/запретить одновременную работу нескольких устройств, подключенных к шине PCI.

Enabled (или Yes) – использовать одновременный режим работы устройств, подключенных к шине PCI;

Disabled (или No) – запретить данный режим работы.

Данная опция может встретиться также под следующими названиями:

PCI Peer Concurrency

Peer Concurrency

PCI Concurrency

Bus Concurrency

Peer Concurrency & Chipset NA# Asserted

Bus Mastering

Опция позволяет любому PCI—устройству переходить в режим управления шиной (Bus Master).

Значения опции:

Enabled (или On, или Yes) – разрешить PCI—устройствам управлять шиной;

Disabled (или Off, или No ) – запретить PCI—устройствам переходить в режим управления шиной.

Данная опция может встретиться также под следующими названиями:

Master Enabled

Примечание. Bus Master – режим, при котором устройства, подключенные к PCI-шине, самостоятельно (без участия ЦП) управляют шиной.

CPU—to—PCI 6 DW FIFO

С помощью данной опции можно включить использование специального буфера ввода-вывода, через который устройства могут обращаться к шине PCI.

Значения опции:

Enabled – использовать буфер;

Disabled – запретить использование буфера ввода-вывода.

CPU—to—PCI Bridge Retry

Использование опции позволяет системным устройствам инициировать повторную запись данных в шину PCI, если данные долго находятся в буфере отложенной записи.

Значения опции:

Enabled (или On) – записывать повторно данные в шину PCI;

Disabled (или Off) – запретить повторную запись данных в шину PCI, если данные долго находятся в буфере отложенной записи.

CPU—to—PCI Buffer

Данный параметр позволяет ускорить процесс обмена данными с шиной PCI (разрешает запись по 4 машинных слова за один такт в буфер чтения-записи шины PCI). Устройства считывают данные с буфера или записывают ее туда, не используя процессор.

Значения опции:

Enabled – использовать буфер чтения-записи;

Disabled – запретить использование буфера чтения-записи.

Данная опция может встретиться также под следующими названиями:

CPU—to—PCI Read Buffer – только для чтения.

CPU—to—PCI Write Buffer – только для записи.

CPU—to—PCI Burst Memory Write

Использование пакетного режима передачи данных между шиной PCI и процессором.

Значения опции:

Enabled – использовать пакетный режим передачи данных между шиной PCI и процессором;

Disabled – пакетный режим передачи данных между шиной PCI и процессором отключен.

Данная опция может встретиться также под следующими названиями:

CPU—to—PCI Write Bursting

CPU Burst Write

PCI Burst Write

PCI Write Burst

PCI Burst Write Combine

PCI Burst Write Combining

Примечание. Пакетный режим передачи данных (Burst Mode) – увеличивает скорость передачи данных за счет того, что система не тратит время на указание текущего адреса внутри пакета (блока). Адрес выдается один раз, а затем подряд выполняется серия циклов чтения/записи.

CPU—to—PCI IDE Posting

Оптимизация обмена данными между процессором и интерфейсом PCI/IDE путем предварительной буферизации данных.

Значения опции:

Enabled (или On) – использовать данный способ оптимизации;

Disabled (или Off) – запретить предварительную буферизацию данных при обмене данными между процессором и интерфейсом PCI/IDE.

CPU—to—PCI Write Latency

Установка времени задержки (в тактах системной шины) перед началом записи данных из процессора в шину PCI.

Значения опции:

1T – задержка равна 1 такту системной шины;

2T – задержка равна 2 тактам системной шины;

3T – задержка равна 3 тактам системной шины;

Данная опция может встретиться также под следующими названиями:

Latency For CPU-to-PCI Write

Delay Transaction

Данный параметр позволяет установить одновременный доступ к шине PCI и восьмиразрядным ISA картам расширения, что позволяет повысить производительность системы. Использование данной опции возможно только в случае поддержки материнской платой спецификации PCI 2.1.

Значения опции:

Enabled – разрешить одновременный доступ к шине PCI и восьмиразрядным ISA картам расширения;

Disabled – запретить одновременный доступ к шине PCI и восьмиразрядным ISA картам расширения.

Данная опция может встретиться также под следующими названиями:

Delay Transaction Optimization

Delay Transaction Timer

PCI Delayed Transaction

Delayed Transaction Optimization

Delayed Transaction Timer

High Priority PCI Mode

Использование данной опции позволяет дать устройству, установленному в первый PCI-слот высший приоритет относительно других устройств.

Значения опции:

Enabled (или On) – устройство, установленное в первый PCI-слот имеет высший приоритет относительно других устройств;

Disabled (или Off) – не использовать данную функцию BIOS.

Master Prefetch And Posting

Опция позволяет разрешить/запретить всем устройствам, управляющим шиной PCI (при использовании режима Bus Master), одновременно использовать буфер отложенной записи.

Значения опции:

Enabled – разрешить одновременное использование буфера отложенной записи несколькими устройствами;

Disabled – запретить.

Master Priority Rotation

Определения приоритета процессора при работе с шиной PCI, если другим устройствам также предоставлена возможность управления данной шиной. Другими словами опция устанавливает количество PCI-циклов, по истечении которых процессор получит доступ к шине PCI.

Значения опции:

1 PCI – процессор получает доступ к PCI-шине после одного цикла PCI-устройства;

2 PCI – после двух;

3 PCI – после трех.

Passive Release

Включение данной опции позволяет разрешить параллельную работу шин PCI и ISA (работа с устройствами PCI в момент, когда идет обмен данными с шиной  ISA).

Значения опции:

Enabled – разрешить параллельную (одновременную) работу с устройствами PCI и ISA;

Disabled – запретить параллельную работу.

Данная опция может встретиться также под следующими названиями:

PCI Passive Release

PCI 2.1 Support

Поддержка спецификации 2. 1 шины PCI. Спецификация PCI 2.1 позволяет использовать частоты 66 МГц и подключение к шине PCI более 4 устройств.

Значения опции:

Enabled – включить поддержку;

Disabled – отключить поддержку.

Данная опция может встретиться также под следующими названиями:

PCI 2.1 Compliance

P2C/CP2 Concurrency

Использование режима параллельной работы нескольких устройств PCI при обращении PCI-шины к процессору.

Значения опции:

Enabled (или On) – режим параллельной работы устройств PCI включен;

Disabled (или Off) – не использовать данную функцию.

PCI#2 Access #1 Retry

Опция позволяет включить/отключить проверку контроллером шины данные при записи из буфера в шину PCI. В случае возникновения ошибок запись данных в шину повторяется.

Значения опции:

Enabled (или Yes) – использовать проверку данных при записи из буфера в шину PCI;

Disabled (или No) – запретить.

PCI Bus Parking

Включение режима парковки для шины PCI устройство.

Значения опции:

Enabled – парковка устройств на шине разрешена;

Disabled – запретить режим парковки.

Примечание. Режим парковки – разновидность режима пакетной передачи данных. Особенностью данного режыма являеться то, что “запаркованное” устройство на время получают полный контроль над шиной.

PCI Clock Frequency

Установка частоты шины PCI.

Значения опции:

CPUCLK/1,5 – частота PCI-шины в полтора раза меньше, чем тактовая частота процессора;

CPUCLK/2 – частота PCI-шины в два раза меньше, чем тактовая частота процессора;

CPUCLK/3 – частота PCI-шины в три раза меньше, чем тактовая частота процессора;

14 Mhz – частота PCI-шины составляет 14 МГц.

PCI Clock/CPU FSB Clock

Установка соотношения рабочих частот PCI-шины и системной шины (значение частоты PCI-шины / значение частоты системной шины).

Значения опции:

2/3; 1/3; 1/4; 1/6…

Данная опция может встретиться также под следующими названиями:

System/PCI Frequency

PCI Delay Transaction

С помощью данной опции можно включить использование расположенного на материнской плате 32-битного буфера отложенной записи при обмене данными между ЦП и шиной PCI. Данный буфер предназначен для удлинения цикла обмена на PCI (в нем удерживаются 8-битные и 16-битные слова, поступающие с ЦП на PCI-шину, которые в последствии сливаются в пакеты на 32 бит).

Значения опции:

Enabled – использовать буфер;

Disabled – запретить использование буфера отложенной записи для шины PCI.

Данная опция может встретиться также под следующими названиями:

Byte Merge

Byte Merge Support

CPU—to—PCI Byte Merge

PCI Write-bite-Merge

PCI Dynamic Bursting

Использование пакетной передачи данных через буфер данных на шине PCI.

Значения опции:

Enabled (или On) – использовать;

Disabled (или Off) – запретить.

PCI Dynamic Decoding

Опция позволяет использовать функцию динамического декодирования PCI-команд. Суть динамического декодирования заключается в следующем: система запоминает первую PCI-команду из серии. Если последующие команды совпадают с некоторой адресной областью, остальные команды интерпретируются как PCI-команды автоматически.

Значения опции:

Enabled (или On) – использовать функцию динамического декодирования;

Disabled (или Off) – запретить функцию динамического декодирования.

PCI IRQ Actived By

Выбор метода, с помощью которого контроллер прерываний будет распознавать запрос на прерывание от карты расширения для шины PCI.

Значения опции:

Level – контроллер реагирует на логический уровень сигнала;

Edge – контроллер реагирует на перепад уровня сигнала.

PCI Latency Timer

Установка максимального количества тактов системной шины, в течении которых устройство на PCI-шине будет удерживать шину при условии, что другое устройство не требует к ней доступа. По происшествии указанного промежутка времени управление шиной будет передано следующему устройству,  сделавшему запрос.

Значения опции:

Disabled – таймер отключен;

16, 24, 32, 64, 96, 128, 160, 192, 224, 248 или другие значении тактов системной шины.

Данная опция может встретиться также под следующими названиями:

Latency Timer

PCI Latency Timer (CLK)

PCI Latency Timer (PCI Clocks)

PCI Master Latency

PCI Bus Time-out

PCI Clocks

PCI Initial Latency Timer

PCI Master

Запуск ПК при появлении активности устройств, подключенных к шине PCI.

Значения опции:

Disabled (или Off) – запретить;

Enabled (или On) – разрешить.

PCI Master 0 WS Write

С помощью данной опции можно отключить задержку при обмене между master-устройствами на PCI-шине и системной памятью.

Значения опции:

Enabled – включить задержку;

Disabled – отключить.

PCI Mstr Burst Mode

Использование пакетного режима передачи данных из буфера отложенной записи в шину PCI при появлении запроса от управляющего устройства (master-устройства).

Значения опции:

Enabled (или On) – использовать;

Disabled (или Off) – запретить.

PCI Pipeline

Использование конвейерной обработки данных с соединением нескольких байт в блок.

Enabled – использовать конвейерную обработку данных;

Disabled – отключить.

Данная опция может встретиться также под следующими названиями:

PCI Pipelining

PCI Preempt Timer

Даная опция определяет интервал времени, в течение которого PCI-карта (поддерживающая режим Busmaster) будет пребывать в ожидании пока шиной владеет другое устройство.

Значения опции:

Disabled – отключить функцию;

5LKLKs; 12LKLKs; 20LKLKs; 36LKLKs; 68LKLKs; 132LKLKs; 260LKLKs.

Данная опция может встретиться также под следующими названиями:

PCI Preemption Timer

PCI to ISA Write Buffer

Использование буфера для передачи данных из шины PCI в шину ISA.

Значения опции:

Enabled – разрешить использование буфера;

Disabled – не использовать буфер для передачи данных из шины PCI в шину ISA.

Preempt PCI Master Option

Опция позволяет включить режим приоритетного выполнения системных операций. Это означает, что, в случае необходимости проведения системной операции, обмен данными устройств PCI с оперативной памятью будет приостановлена время выполнения системной операции.

Значения опции:

Enabled – использовать режим приоритетного выполнения системных операций;

Disabled – отключить использование режима приоритетного выполнения системных операций.

Smart Clock

Отключение подачи тактовых сигналов на слоты шин PCI, AGP, SDRAM, когда те не используются.

Enabled – использовать данную опцию БИОС;

Disabled – отключить опцию.

Snoop Ahead

Включение режима потокового обмена данными между шиной PCI и оперативной памятью. Функцию можно использовать только при включенной кэш-памяти ЦП.

Enabled – использовать потокового обмена данными между шиной PCI и оперативной памятью;

Disabled – отключить использование режима.

PCI — драйверы для Windows | Документы Microsoft

PCI_CAPABILITIES_HEADER	Структура PCI_CAPABILITIES_HEADER определяет заголовок, который присутствует в каждой структуре возможностей PCI.
PCI_DEVICE_PRESENT_INTERFACE	Структура PCI_DEVICE_PRESENT_INTERFACE зарезервирована для использования системой.
PCI_EXPRESS_AER_CAPABILITIES	Структура PCI_EXPRESS_AER_CAPABILITIES описывает расширенные возможности ошибок PCI Express (PCIe) и управляющий регистр структуры расширенных возможностей отчетов об ошибках PCIe.
PCI_EXPRESS_AER_CAPABILITY	Структура PCI_EXPRESS_AER_CAPABILITY описывает структуру расширенных возможностей сообщения об ошибках PCI Express (PCIe).
PCI_EXPRESS_BRIDGE_AER_CAPABILITY	Структура PCI_EXPRESS_BRIDGE_AER_CAPABILITY описывает структуру расширенных возможностей сообщения об ошибках PCI Express (PCIe) для устройства моста PCIe.
PCI_EXPRESS_CAPABILITIES_REGISTER	Структура PCI_EXPRESS_CAPABILITIES_REGISTER описывает регистр возможностей PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_CAPABILITY	Структура PCI_EXPRESS_CAPABILITY описывает структуру возможностей PCI Express (PCIe).
PCI_EXPRESS_CORRECTABLE_ERROR_MASK	Структура PCI_EXPRESS_CORRECTABLE_ERROR_MASK описывает регистр корректируемой маски ошибок PCI Express (PCIe) в структуре расширенных возможностей сообщения об ошибках PCIe.
PCI_EXPRESS_CORRECTABLE_ERROR_STATUS	Структура PCI_EXPRESS_CORRECTABLE_ERROR_STATUS описывает исправляемый регистр состояния ошибок PCI Express (PCIe) структуры расширенных возможностей отчетов об ошибках PCIe.
PCI_EXPRESS_DEVICE_CAPABILITIES_REGISTER	Структура PCI_EXPRESS_DEVICE_CAPABILITIES_REGISTER описывает регистр возможностей устройства PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_DEVICE_CONTROL_REGISTER	Структура PCI_EXPRESS_DEVICE_CONTROL_REGISTER описывает регистр управления устройством PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_DEVICE_STATUS_REGISTER	Структура PCI_EXPRESS_DEVICE_STATUS_REGISTER описывает регистр состояния устройства PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_ENHANCED_CAPABILITY_HEADER	Структура PCI_EXPRESS_ENHANCED_CAPABILITY_HEADER описывает заголовок для структуры расширенных возможностей PCI Express (PCIe).
PCI_EXPRESS_ERROR_SOURCE_ID	Структура PCI_EXPRESS_ERROR_SOURCE_ID описывает идентификаторы первой исправляемой ошибки и первой неисправимой ошибки, которые сообщаются в регистре состояния корневой ошибки PCI Express (PCIe).
PCI_EXPRESS_LINK_CAPABILITIES_REGISTER	Структура PCI_EXPRESS_LINK_CAPABILITIES_REGISTER описывает регистр возможностей канала PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_LINK_CONTROL_REGISTER	Структура PCI_EXPRESS_LINK_CONTROL_REGISTER описывает регистр управления каналом PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_LINK_QUIESCENT_INTERFACE	Структура PCI_EXPRESS_LINK_QUIESCENT_INTERFACE зарезервирована для системного использования.
PCI_EXPRESS_LINK_STATUS_REGISTER	Структура PCI_EXPRESS_LINK_STATUS_REGISTER описывает регистр состояния канала PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_PME_REQUESTOR_ID	Структура PCI_EXPRESS_PME_REQUESTOR_ID описывает идентификатор инициатора запроса события управления мощностью (PME).
PCI_EXPRESS_ROOT_CAPABILITIES_REGISTER	Структура PCI_EXPRESS_ROOT_CAPABILITIES_REGISTER описывает корневой регистр возможностей PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_ROOT_CONTROL_REGISTER	Структура PCI_EXPRESS_ROOT_CONTROL_REGISTER описывает корневой управляющий регистр PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_ROOT_ERROR_COMMAND	Структура PCI_EXPRESS_ROOT_ERROR_COMMAND описывает регистр корневых команд ошибок PCI Express (PCIe) структуры расширенных возможностей отчетов об ошибках PCIe.
PCI_EXPRESS_ROOT_ERROR_STATUS	Структура PCI_EXPRESS_ROOT_ERROR_STATUS описывает регистр состояния корневой ошибки PCI Express (PCIe) структуры расширенных возможностей сообщения об ошибках PCIe.
PCI_EXPRESS_ROOT_PORT_INTERFACE	Структура PCI_EXPRESS_ROOT_PORT_INTERFACE зарезервирована для системного использования.
PCI_EXPRESS_ROOT_STATUS_REGISTER	Структура PCI_EXPRESS_ROOT_STATUS_REGISTER описывает корневой регистр состояния PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_ROOTPORT_AER_CAPABILITY	Структура PCI_EXPRESS_ROOTPORT_AER_CAPABILITY описывает структуру расширенных возможностей сообщения об ошибках PCI Express (PCIe) для корневого порта или корневого сборщика сложных событий.
PCI_EXPRESS_SEC_AER_CAPABILITIES	Структура PCI_EXPRESS_SEC_AER_CAPABILITIES описывает возможности вторичной ошибки PCI Express (PCIe) и контрольный регистр структуры расширенных возможностей сообщения об ошибках PCIe.
PCI_EXPRESS_SEC_UNCORRECTABLE_ERROR_MASK	Структура PCI_EXPRESS_SEC_UNCORRECTABLE_ERROR_MASK описывает вторичный регистр маски неисправимых ошибок PCI Express (PCIe) структуры расширенных возможностей сообщения об ошибках PCIe.
PCI_EXPRESS_SEC_UNCORRECTABLE_ERROR_SEVERITY	Структура PCI_EXPRESS_SEC_UNCORRECTABLE_ERROR_SEVERITY описывает вторичный регистр серьезности неисправимых ошибок PCI Express (PCIe) структуры расширенных возможностей сообщения об ошибках PCIe.
PCI_EXPRESS_SEC_UNCORRECTABLE_ERROR_STATUS	Структура PCI_EXPRESS_SEC_UNCORRECTABLE_ERROR_STATUS описывает вторичный регистр неисправимого состояния ошибки PCI Express (PCIe) в структуре расширенных возможностей сообщения об ошибках PCIe.
PCI_EXPRESS_SERIAL_NUMBER_CAPABILITY	Структура PCI_EXPRESS_SERIAL_NUMBER_CAPABILITY описывает серийный номер для устройства PCI Express (PCIe).
PCI_EXPRESS_SLOT_CAPABILITIES_REGISTER	Структура PCI_EXPRESS_SLOT_CAPABILITIES_REGISTER описывает регистр возможностей слота PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_SLOT_CONTROL_REGISTER	Структура PCI_EXPRESS_SLOT_CONTROL_REGISTER описывает регистр управления слотом PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_SLOT_STATUS_REGISTER	Структура PCI_EXPRESS_SLOT_STATUS_REGISTER описывает регистр состояния слота PCI Express (PCIe) структуры возможностей PCIe.
PCI_EXPRESS_UNCORRECTABLE_ERROR_MASK	Структура PCI_EXPRESS_UNCORRECTABLE_ERROR_MASK описывает регистр маски неисправимых ошибок PCI Express (PCIe) структуры расширенных возможностей сообщения об ошибках PCIe.
PCI_EXPRESS_UNCORRECTABLE_ERROR_SEVERITY	Структура PCI_EXPRESS_UNCORRECTABLE_ERROR_SEVERITY описывает регистр серьезности неисправимых ошибок PCI Express (PCIe) структуры расширенных возможностей сообщения об ошибках PCIe.
PCI_EXPRESS_UNCORRECTABLE_ERROR_STATUS	Структура PCI_EXPRESS_UNCORRECTABLE_ERROR_STATUS описывает регистр статуса неисправимой ошибки PCI Express (PCIe) в структуре расширенных возможностей сообщения об ошибках PCIe.
PCI_FPB_CAPABILITIES_REGISTER	Реестр возможностей мостов портала выравнивания (FPB). См. Раздел 7.y.2.
PCI_FPB_CAPABILITY	Сглаживающий портальный мост (FPB) Возможности, необходимые для любой функции моста, реализующей FPB. См. Раздел 7.y.
PCI_FPB_CAPABILITY_HEADER	Заголовок возможностей моста портала выравнивания (FPB). См. Раздел 7.y.1.
PCI_FPB_MEM_HIGH_VECTOR_CONTROL1_REGISTER	Регистр верхнего вектора управления 1 FPB MEM.См. Раздел 7.y.6.
PCI_FPB_MEM_HIGH_VECTOR_CONTROL2_REGISTER	Регистр верхнего вектора управления 2 FPB MEM. См. Раздел 7.y.7.
PCI_FPB_MEM_LOW_VECTOR_CONTROL_REGISTER	Нижний регистр векторного управления FPB MEM. См. Раздел 7.y.5.
PCI_FPB_RID_VECTOR_CONTROL1_REGISTER	Регистр векторного управления 1 FPB RID. См. Раздел 7.y.3.
PCI_FPB_RID_VECTOR_CONTROL2_REGISTER	Регистр векторного управления 1 FPB RID.См. Раздел 7.y.3.
PCI_FPB_VECTOR_ACCESS_CONTROL_REGISTER	Регистр векторного управления доступом FPB. См. Раздел 7.y.8.
PCI_FPB_VECTOR_ACCESS_DATA_REGISTER	Регистр данных векторного доступа FPB. См. Раздел 7.y.9.
PCI_PM_CAPABILITY	Структура PCI_PM_CAPABILITY сообщает о возможностях управления питанием устройства.
PCI_PMC	Структура PCI_PMC используется для сообщения содержимого регистра возможностей управления питанием.
PCI_PMCSR	Структура PCI_PMCSR используется для сообщения содержимого регистра состояния управления питанием устройства.
PCI_PMCSR_BSE	Структура PCI_PMCSR_BSE используется для сообщения содержимого регистра состояния управления питанием для расширений поддержки моста PCI.
PCI_X_CAPABILITY	Структура PCI_X_CAPABILITY сообщает о содержимом регистров команд и состояния устройства, совместимого с Дополнением PCI-X к Спецификации локальной шины PCI.

Шина PCI — CCM

Последнее обновление: , четверг, 16 октября 2008 г., 09:43, , автор: Jean-François Pillou.

Шина PCI

Шина PCI ( Peripheral Component Interconnect ) была разработана Intel 22 июня 1992 года. В отличие от шины VLB, это не столько традиционная локальная шина, сколько промежуточная шина, расположенная между шиной процессора (северный мост ) и шину ввода-вывода ( SouthBridge ).

Разъемы PCI

Как минимум 3 или 4 разъема PCI обычно присутствуют на материнских платах и ​​обычно распознаются по их стандартному белому цвету.

Интерфейс PCI существует в 32-битном формате с 124-контактным разъемом или в 64-битном исполнении с 188-контактным разъемом. Также имеется два уровня сигнального напряжения:

• 3,3 В, для портативных компьютеров
• 5V, для настольных компьютеров

Напряжение сигнализации не равно напряжению источника питания материнской платы, а скорее пороговому значению напряжения для цифрового шифрования данных.

Существует 2 типа 32-битных разъемов:

• 32-битный разъем PCI, 5 В:

• 32-битный разъем PCI, 3,3 В:

64-разрядные разъемы PCI имеют дополнительные контакты и могут использоваться для 32-разрядных карт PCI. Есть 2 типа 64-битных разъемов:

• 64-битный разъем PCI, 5 В:

• 64-битный разъем PCI, 3,3 В:

Взаимодействие

Как правило, невозможно ошибиться при установке карты PCI в разъем PCI.Если карта вставлена ​​правильно, она совместима. В противном случае существуют надежные устройства, которые не позволят вам установить его.

Существуют платы расширения, которые имеют так называемые «универсальные » разъемы, то есть имеют два типа устройств с защитой от неправильного обращения (две выемки). Эти платы расширения могут определять сигнальное напряжение и адаптироваться к нему, поэтому их можно вставлять независимо в разъемы 3,3 В или 5 В.

Обновления шины

Исходная версия шины PCI имеет ширину 32 бита и тактовую частоту 33 МГц, что позволяет ей теоретически обеспечивать пропускную способность 132 Мбит / с на 32 бита.В 64-битных архитектурах шина работает с 64-битной архитектурой и обеспечивает теоретическую пропускную способность 264 Мб / с.

Группа интересов, состоящая из большого числа производителей, получившая название PCI-SIG ( PCI Special Interests Group ), была создана для обновления стандарта PCI. Опубликованы обновления автобусов. Версия 2.0 от 30 апреля 1993 г. определила форму разъемов и дополнительных плат и дала ей тактовую частоту 66 МГц по сравнению с 33 МГц для версии 1.0, таким образом удвоив ее теоретическую пропускную способность, чтобы достичь 266 Мбит / с на 32 битах.

1 июня 1995 года версия 2.1 шины PCI улучшила ее использование до 66 МГц. В то время инженеры ожидали постепенного перехода от сигнального напряжения 5 В к 3,3 В.

Версия 2.2 шины PCI, появившаяся 18 декабря 1998 года, позволяла подключать периферийные устройства в горячем состоянии (, горячее подключение, ).

Версия 2.3, отредактированная 29 марта 2002 г., устранила возможность использования дополнительных карт на 5 В, но разрешила использование карт, поддерживающих оба напряжения, для обеспечения обратной совместимости.Версия 3.0 стандарта PCI полностью отказалась от использования карт, совместимых с 5В.

В сентябре 1999 года в шину PCI было внесено серьезное изменение, получившее название PCI-X . Шина PCI-X 1.0 поддерживает частоты 66, 100 и 133 МГц. Шина PCI-X полностью совместима с форматом PCI. Слоты PCI-X поддерживают карты формата PCI и наоборот.

Версия 2.0 шины PCI-X поддерживает частоты 66, 100, 133, 266 и 533 МГц и обеспечивает пропускную способность 4,27 Гбит / с на 64 битах.

В таблице ниже приведены различные версии шины PCI:

Скачать драйверы шины PCI для Windows 10, 8.1, 7, Vista, XP

Главная & nbsp & nbsp »& nbsp & nbsp Автобусы PCI

Воспользуйтесь ссылками на этой странице, чтобы загрузить последнюю версию драйверов шины PCI.Все доступные для загрузки драйверы проверены антивирусной программой. Выберите версию, соответствующую операционной системе вашего компьютера, и нажмите кнопку загрузки.

Информация о системе

В настоящее время на вашем компьютере работает: Windows (обнаружение)

Драйверы для шины PCI

Загрузить

• Описание : Сканировать вашу систему на наличие устаревших и отсутствующих драйверов
• Версия файла : 8.5
• Размер файла : 2,33M
• Поддерживаемая ОС : Windows 10, Windows 8.1, Windows 7, Windows Vista, Windows XP

• Версия драйвера : 10.0.0.01
• Дата выпуска : 09.06.2015
• Размер файла : 273,5M
• Поддерживаемая ОС : 64-разрядная версия Windows 10

Пожалуйста, введите проверочный код и нажмите кнопку загрузки.

• Версия драйвера : 15.20.0.0000
• Дата выпуска : 12.02.2015
• Размер файла : 233,92M
• Поддерживаемая ОС : Windows 7 32bit

Пожалуйста, введите проверочный код и нажмите кнопку загрузки.

• Версия драйвера : 15.20.0.0000
• Дата выпуска : 12.02.2015
• Размер файла : 314.43М
• Поддерживаемая ОС : Windows 8.1 64-разрядная

Пожалуйста, введите проверочный код и нажмите кнопку загрузки.

• Версия драйвера : 15.20.0.0000
• Дата выпуска : 12.02.2015
• Размер файла : 233,99M
• Поддерживаемая ОС : Windows 8.1 32-разрядная

Пожалуйста, введите проверочный код и нажмите кнопку загрузки.

• Версия драйвера : 15.20.0.0000
• Дата выпуска : 12.02.2015
• Размер файла : 314,43M
• Поддерживаемая ОС : Windows 7 64-разрядная

Пожалуйста, введите проверочный код и нажмите кнопку загрузки.

• Версия драйвера : 14.50.0.0000
• Дата выпуска : 27.10.2014
• Размер файла : 353.3М
• Поддерживаемая ОС : Windows 10 32 и 64 бит, Windows 8.1 32 и 64 бит, Windows 7 32 и 64 бит, Windows Vista 32 и 64 бит, Windows XP

Пожалуйста, введите проверочный код и нажмите кнопку загрузки.

Распиновка шины PCI

@ pinouts.ru

Универсальная карта PCI 32/64 бит
 -------------------------------------------------- --------------
| Сторона компонента PCI (сторона B) |
| |
| |
| необязательный |
| ____ обязательные 32-битные выводы 64-битные выводы _____ |
| ___ | ||||||| - |||||||||||||||||| - ||||||| - ||||||||||||| |
         ^ ^ ^ ^ ^ ^ ^ ^
       b01 b11 b14 b49 ​​b52 b62 b63 b94 

Карта PCI 5V 32/64 бит
| необязательный |
| ____ обязательные 32-битные контакты 64-битные контакты _____ |
| ___ | ||||||||||||||||||||||||||| - ||||||| - ||||||||||||| | 

PCI 3.Карта 3V 32/64 бит
| необязательный |
| ____ обязательные 32-битные контакты 64-битные контакты _____ |
| ___ | ||||||| - |||||||||||||||||||||||||| - |||||||||||||| | 

Спецификация PCI определяет два типа разъемов, которые могут быть реализованы на уровне системной платы: один для систем, реализующих уровни сигнализации 5 В, а другой — для систем, реализующих уровни сигнализации 3,3 В. Кроме того, системы PCI могут использовать 32-битный или 64-битный разъем.Большинство шин PCI реализуют только 32-битную часть разъема, которая состоит из контактов с 1 по 62. В современных системах, поддерживающих 64-битную передачу данных, реализован полный разъем шины PCI, который состоит из контактов с 1 по 94. Три типа надстройки Платы могут быть реализованы: 5-вольтовые дополнительные платы включают выемку под ключ в позициях 50 и 51, чтобы их можно было подключать только к 5-вольтовым системным разъемам. Платы расширения на 3,3 В имеют выемку под ключ в позициях 12 и 13, чтобы их можно было вставлять только в 3.Системные разъемы на 3 В. Универсальные дополнительные платы включают в себя оба ключевых паза, позволяющих подключать их к системным разъемам на 5 или 3,3 В.

Распиновка универсальной шины PCI

                      Задняя часть компьютера 
                    : ------: ------:
               -12V | - B1 A1 - | Сброс теста
         Тестовые часы | - B2 A2 - | + 12В
             Земля | - B3 A3 - | Выбор тестового режима
   Вывод тестовых данных | - B4 A4 - | Ввод тестовых данных
                + 5В | - B5 A5 - | + 5В
                + 5В | - B6 A6 - | Прерывание А
        Прерывание B | - B7 A7 - | Прерывание C
        Прерывание D | - B8 A8 - | + 5В
            PRSNT1 # | - B9 A9 - | Зарезервированный
           Зарезервировано | - B10 A10 - | + V ввод / вывод
            PRSNT2 # | - B11 A11 - | Зарезервированный
                    : ------: ------:
                    : ------: ------:
           Зарезервировано | - B14 A14 - | Зарезервированный
             Земля | - B15 A15 - | Сброс настроек
              Часы | - B16 A16 - | + V ввод / вывод
             Земля | - B17 A17 - | Грант
            Запрос | - B18 A18 - | Земля
             + В I / O | - B19 A19 - | Зарезервированный
         Адрес 31 | - B20 A20 - | Адрес 30
         Адрес 29 | - B21 A21 - | +3.3В
             Земля | - B22 A22 - | Адрес 28
         Адрес 27 | - B23 A23 - | Адрес 26
         Адрес 25 | - B24 A24 - | Земля
              + 3,3 В | - B25 A25 - | Адрес 24
             C / BE 3 | - B26 A26 - | Инициировать выбор устройства
         Адрес 23 | - B27 A27 - | + 3,3 В
             Земля | - B28 A28 - | Адрес 22
         Адрес 21 | - B29 A29 - | Адрес 20
         Адрес 19 | - B30 A30 - | Земля
              + 3,3 В | - B31 A31 - | Адрес 18
         Адрес 17 | - B32 A32 - | Адрес 16
             C / BE 2 | - B33 A33 - | +3.3В
             Земля | - B34 A34 - | Рамка цикла
    Инициатор готов | - B35 A35 - | Земля
              + 3,3 В | - B36 A36 - | Цель готова
      Выбор устройства | - B37 A37 - | Земля
             Земля | - B38 A38 - | Стоп
               Замок | - B39 A39 - | + 3,3 В
       Ошибка четности | - B40 A40 - | Snoop Done
              + 3,3 В | - B41 A41 - | Snoop Backoff
       Системная ошибка | - B42 A42 - | Земля
              + 3,3 В | - B43 A43 - | PAR
             C / BE 1 | - B44 A44 - | Адрес 15
         Адрес 14 | - B45 A45 - | +3.3В
       M66EN / Земля | - B46 A46 - | Адрес 13
         Адрес 12 | - B47 A47 - | Адрес 11
         Адрес 10 | - B48 A48 - | Земля
             Земля | - B49 A49 - | Адрес 9
                    : ------: ------:
                    : ------: ------:
          Адрес 8 | - B52 A52 - | C / BE 0
          Адрес 7 | - B53 A53 - | + 3,3 В
              + 3,3 В | - B54 A54 - | Адрес 6
          Адрес 5 | - B55 A55 - | Адрес 4
          Адрес 3 | - B56 A56 - | Земля
             Земля | - B57 A57 - | Адрес 2
          Адрес 1 | - B58 A58 - | Адрес 0
             +5 входов / выходов | - B59 A59 - | + V ввод / вывод
 Подтверждение 64-битного | - B60 A60 - | Запросить 64-битный
                + 5В | - B61 A61 - | + 5В
                + 5В | - B62 A62 - | + 5В
                    : ------: ------:
                    : ------: ------:
           Зарезервировано | - B63 A63 - | Земля
             Земля | - B64 A64 - | C / BE 7
             C / BE 6 | - B65 A65 - | C / BE 5
             C / BE 4 | - B66 A66 - | + V ввод / вывод
             Земля | - B67 A67 - | Четность 64-бит
         Адрес 63 | - B68 A68 - | Адрес 62
          Адрес 61 | - B69 A69 - | Земля
             + В I / O | - B70 A70 - | Адрес 60
         Адрес 59 | - B71 A71 - | Адрес 58
         Адрес 57 | - B72 A72 - | Земля
             Земля | - B73 A73 - | Адрес 56
         Адрес 55 | - B74 A74 - | Адрес 54
         Адрес 53 | - B75 A75 - | + V ввод / вывод
             Земля | - B76 A76 - | Адрес 52
         Адрес 51 | - B77 A77 - | Адрес 50
         Адрес 49 | - B78 A78 - | Земля
             + В I / O | - B79 A79 - | Адрес 48
         Адрес 47 | - B80 A80 - | Адрес 46
         Адрес 45 | - B81 A81 - | Земля
             Земля | - B82 A82 - | Адрес 44
         Адрес 43 | - B83 A83 - | Адрес 42
         Адрес 41 | - B84 A84 - | + V ввод / вывод
             Земля | - B85 A85 - | Адрес 40
         Адрес 39 | - B86 A86 - | Адрес 38
         Адрес 37 | - B87 A87 - | Земля
             + В I / O | - B88 A88 - | Адрес 36
         Адрес 35 | - B89 A89 - | Адрес 34
         Адрес 33 | - B90 A90 - | Земля
             Земля | - B91 A91 - | Адрес 32
           Зарезервировано | - B92 A92 - | Зарезервированный
           Зарезервировано | - B93 A93 - | Земля
             Земля | - B94 A94 - | Зарезервированный
                    : ------: ------:
 

То же с описанием:

+ 5VB21

Примечания: Вывод 63-94 существует только на 64-битных реализациях PCI.

+ V I / O составляет 3,3 В на платах 3,3 В, 5 В на платах 5 В и определяет сигнальные шины на универсальной плате.

PCI — это архитектура синхронной шины, при которой все передачи данных выполняются относительно системных часов (CLK). Первоначальная спецификация PCI допускала максимальную тактовую частоту 33 МГц, что позволяло выполнять одну передачу данных по шине каждые 30 наносекунд. Позже, версия 2.1 спецификации PCI расширила определение шины для поддержки работы на частоте 66 МГц, но подавляющее большинство современных персональных компьютеров продолжают использовать шину PCI, которая работает с максимальной скоростью 33 МГц.

PCI реализует 32-битную мультиплексированную шину адреса и данных (AD [31: 0]). В нем предусмотрены средства поддержки 64-битной шины данных через более длинный разъем разъема, но большинство современных персональных компьютеров поддерживают только 32-битную передачу данных через базовый 32-битный разъем PCI. На частоте 33 МГц 32-разрядный слот поддерживает максимальную скорость передачи данных 132 МБ / с, а 64-разрядный слот поддерживает 264 МБ / с.

Мультиплексированная шина адреса и данных позволяет уменьшить количество контактов на разъеме PCI, что снижает стоимость и уменьшает размер корпуса для компонентов PCI.Типичные 32-битные дополнительные платы PCI используют только около 50 сигнальных контактов на разъеме PCI, из которых 32 являются мультиплексированной шиной адреса и данных. Циклы шины PCI инициируются путем подачи адреса в сигналы AD [31: 0] во время первого фронта тактового сигнала, называемого фазой адреса . Фаза адресации сигнализируется активацией сигнала FRAME #. Следующий фронт тактовой частоты начинает первую из одной или нескольких фаз данных , в которых данные передаются по сигналам AD [31: 0].

В терминологии PCI данные передаются между инициатором , который является мастером шины, и целью , которая является подчиненным устройством шины.Инициатор подает сигналы C / BE [3: 0] # во время фазы адресации, чтобы сигнализировать о типе передачи (чтение памяти, запись в память, чтение ввода-вывода, запись ввода-вывода и т. Д.). Во время фаз данных сигналы C / BE [3: 0] # служат в качестве разрешения байта, чтобы указать, какие байты данных действительны. И инициатор, и цель могут вставлять состояния ожидания в передачу данных, деактивировав сигналы IRDY # и TRDY #. Допустимые передачи данных происходят на каждом фронте тактового сигнала, в котором установлены как IRDY #, так и TRDY #.

Передача по шине PCI состоит из одной адресной фазы и любого количества фаз данных.Операции ввода-вывода, которые обращаются к регистрам внутри целевых устройств PCI, обычно имеют только одну фазу данных. Передачи памяти, которые перемещают блоки данных, состоят из нескольких фаз данных, которые читают или записывают несколько последовательных областей памяти. И инициатор, и цель могут завершить последовательность передачи данных по шине в любое время. Инициатор сигнализирует о завершении передачи по шине, отключая сигнал FRAME # во время последней фазы данных. Цель может завершить передачу по шине, заявив сигнал STOP #. Когда инициатор обнаруживает активный сигнал STOP #, он должен прекратить текущую передачу по шине и провести повторный арбитраж шины перед продолжением.Если STOP # заявлен без завершения каких-либо этапов передачи данных, цель отправила повторную попытку . Если STOP # утверждается после успешного завершения одной или нескольких фаз данных, целевой объект выдал сообщение об отключении .

Инициаторы решают вопрос о праве собственности на шину, передавая сигнал REQ # центральному арбитру. Арбитр предоставляет право владения шиной, утверждая сигнал GNT #. REQ # и GNT # уникальны для каждого слота, что позволяет арбитру реализовать алгоритм равноправия шины.Арбитраж в PCI скрыт в том смысле, что он не требует тактовых циклов. Текущие передачи шины инициаторов перекрываются с процессом арбитража, который определяет следующего владельца шины.

PCI поддерживает строгий механизм автоматической настройки. Каждое устройство PCI включает в себя набор регистров конфигурации, которые позволяют идентифицировать тип устройства (SCSI, видео, Ethernet и т. Д.) И компанию, которая его произвела. Другие регистры позволяют конфигурировать адреса ввода-вывода устройств, адреса памяти, уровни прерываний и т. Д.

Хотя это широко не применяется, PCI поддерживает 64-битную адресацию. В отличие от варианта с 64-битной шиной данных, который требует более длинного разъема с дополнительными 32-битными сигналами данных, 64-битная адресация может поддерживаться через базовый 32-битный разъем. Dual Address Cycles Выдаются , в которых 32 бита младшего разряда адреса передаются в сигналы AD [31: 0] в течение первой фазы адресации, а 32 бита старшего разряда адреса (если не равны нулю). ) подаются на сигналы AD [31: 0] во время второй фазы адресации.Оставшаяся часть передачи продолжается как обычная автобусная передача.

PCI определяет поддержку уровней сигнализации как 5 В, так и 3,3 В. Разъем PCI определяет расположение контактов для уровней 5 В и 3,3 В. Однако большинство ранних систем PCI были только 5 Вольт и не обеспечивали активное питание на контактах разъема 3,3 В. Со временем ожидается более широкое использование интерфейса 3,3 В, но дополнительные платы, которые должны работать в более старых устаревших системах, могут использовать только источник питания 5 В.В разъемах PCI реализована схема шифрования для предотвращения вставки дополнительной платы в систему с несовместимым напряжением питания.

Хотя архитектура шины PCI наиболее широко используется в системах, совместимых с ПК, она не зависит от процессора. Определения сигналов PCI являются общими, что позволяет использовать шину в системах на базе процессоров других семейств.

PCI включает строгие спецификации для обеспечения качества сигнала, необходимого для работы на частотах 33 и 66 МГц.Компоненты и дополнительные платы должны включать уникальные драйверы шины, специально разработанные для использования в среде шины PCI. Типичные устройства TTL, используемые в предыдущих реализациях шины, таких как ISA и EISA, не соответствуют требованиям PCI. Это ограничение наряду с высокой скоростью шины диктует, что большинство устройств PCI реализованы как специализированные ASIC.

Более высокая скорость PCI ограничивает количество слотов расширения на одной шине до не более 3 или 4 по сравнению с 6 или 7 для более ранних архитектур шин.Чтобы разрешить шины расширения с более чем 3 или 4 слотами, PCI SIG определил механизм PCI-to-PCI Bridge . Мосты PCI-to-PCI — это специализированные интегральные схемы, которые электрически изолируют две шины PCI, позволяя при этом передавать данные по шине с одной шины на другую. Каждое мостовое устройство имеет первичную шину PCI и вторичную шину PCI. Несколько мостовых устройств могут быть подключены каскадом для создания системы с множеством шин PCI.

Этот раздел в настоящее время основан исключительно на работе Марка Сокоса.

Этот файл не предназначен для исчерпывающего описания стандарта PCI.Он предназначен только для информационных целей и предназначен для того, чтобы дать дизайнерам и любителям обзор шины, чтобы они могли разработать свои собственные карты PCI. Таким образом, операции ввода-вывода объясняются наиболее подробно, а операции с памятью, которые обычно не обрабатываются картой ввода-вывода, объясняются лишь кратко. Любителей также предупреждают, что из-за более высоких тактовых частот карты PCI сложнее разработать, чем карты ISA или карты для других более медленных шин. Многие компании сейчас производят карты для прототипирования PCI, и тем, кому посчастливилось иметь доступ к программистам FPGA, такие компании, как Xilinx, предлагают совместимые с PCI конструкции, которые вы можете использовать в качестве отправной точки для своих собственных проектов.

Описание сигналов:

(X)

н.э.

Строки адреса / данных.

CLK

Часы. 33 МГц максимум.

К / ВЕ (х)

Команда, включение байта.

РАМА

Используется, чтобы указать, является ли цикл фазой адреса или фазой данных.

DEVSEL

Выбор устройства.

IDSEL

Выбор устройства инициализации

ИНТ (х)

Прерывание

IRDY

Готовность инициатора

ЗАМОК

Используется для управления блокировками ресурсов на шине PCI.

M66EN

Земля, когда карта работает на частоте 33 МГц. Высокий уровень, если карта запрашивает шину 66 МГц. Если все компоненты (чипсет и другие карты) могут работать на частоте 66 МГц, то скорость шины PCI будет в два раза выше, чем на обычной частоте. Определено, начиная с PCI 2.1, только для плат на 3,3 В.

REQ

Запрос. Запрашивает передачу PCI.

GNT

Грант. указывает, что разрешение на использование PCI предоставлено.

ПАР

Четность.Используется для AD0-31 и C / BE0-3.

PERR

Ошибка четности.

RST

Сброс настроек.

SBO

Snoop Backoff.

SDONE

Snoop Done.

SERR

Системная ошибка. Указывает на ошибку четности адреса для специальных циклов или системную ошибку.

СТОП

Утверждено Target. Требует от мастера остановить текущий цикл передачи.

TCK

Тестовые часы

TDI

Ввод тестовых данных

TDO

Вывод тестовых данных

TMS

Выбор тестового режима

TRDY

Готовность к цели

TRST

Проверка сброса логики

Шина PCI обрабатывает все передачи как пакетную операцию. Каждый цикл начинается с фазы адресации, за которой следует одна или несколько фаз данных.Фазы данных могут повторяться бесконечно, но ограничены таймером, который определяет максимальное количество времени, в течение которого устройство PCI может управлять шиной. Этот таймер устанавливается ЦП как часть пространства конфигурации. Каждое устройство имеет свой собственный таймер (см. Таймер задержки в области конфигурации).

Те же строки используются для адреса и данных. Командные строки также используются для строк разрешения байтов. Это сделано для уменьшения общего количества контактов на разъеме PCI.

Командные строки (от C / BE3 до C / BE0) указывают тип переключения шины во время фазы адресации.

Три основных типа передачи — это ввод-вывод, память и конфигурация.

Временные диаграммы PCI:

            ___ ___ ___ ___ ___ ___
CLK ___ | | ___ | | ___ | | ___ | | ___ | | ___ | | ___

        _______ _________
РАМА | _________________________________ |

                ______ _______ ______ ______ ______
AD ------- <______> <_______> <______> <______> <______> ---
                Адрес Данные1 Данные2 Данные3 Данные4

                ______ _______________________________
C / BE ------- <______> <_______________________________> ---
                Сигналы включения байта команды

         ____________ ___
IRDY | _________________________________ |

         _____________ ___
TRDY | ________________________________ |

         ______________ ___
DEVSEL | _______________________________ | 

Цикл передачи PCI, 4 фазы данных, без состояний ожидания.Данные передаются по нарастающему фронту CLK.

                         [1] [2] [3]
            ___ ___ ___ ___ ___ ___ ___ ___
CLK ___ | | ___ | | ___ | | ___ | | ___ | | ___ | | ___ | | ___ | | __

        _______ _________
РАМА | ________________________________________________ |

                                   А Б В
                ______ ______________ ______ _____________
AD ------- <______> --------- <______________> <______> <_____________> ---
                Адрес Данные1 Данные2 Данные3

                ______ ______________________________________________
C / BE ------- <______> <______________________________________________> ---
                Сигналы включения байта команды

                                                         Подождите
         ____________ _____ ___
IRDY | __________________________________ | | _______ |

                        Подожди подожди
         ______________________ ______ ___
TRDY | _______ | | _______________________ |

         ______________ ___
DEVSEL | ______________________________________________ | 

Цикл передачи PCI с состояниями ожидания.Данные передаются по нарастающему фронту CLK в точках, помеченных A, B и C.

Автобусные циклы:

Подтверждение прерывания (0000)

Контроллер прерываний автоматически распознает команду INTA (подтверждение прерывания) и реагирует на нее. На этапе данных он передает вектор прерывания линиям AD.

Особый цикл (0001)

Чтение ввода / вывода (0010) и запись ввода / вывода (0011)

Операция чтения или записи устройства ввода / вывода.Строки AD содержат байтовый адрес (AD0 и AD1 должны быть декодированы). Порты ввода-вывода PCI могут быть 8- или 16-разрядными. PCI допускает 32-битное адресное пространство. На IBM-совместимых машинах ЦП Intel ограничен 16 битами пространства ввода-вывода, что дополнительно ограничено некоторыми картами ISA, которые также могут быть установлены в машине (многие карты ISA декодируют только младшие 10 бит адресного пространства и таким образом, они отражают себя во всем 16-битном пространстве ввода-вывода). Это ограничение предполагает, что машина поддерживает слоты ISA или EISA в дополнение к слотам PCI.

К пространству конфигурации PCI также можно получить доступ через порты ввода-вывода 0x0CF8 (адрес) и 0x0CFC (данные). Адресный порт должен быть записан первым.

Чтение памяти (0110) и запись в память (0111)

Чтение или запись в системную память. Строки AD содержат адрес двойного слова. AD0 и AD1 декодировать не нужно. Строки разрешения байтов (C / BE) указывают, какие байты допустимы.

Чтение конфигурации (1010) и запись конфигурации (1011)

Чтение или запись в пространство конфигурации устройства PCI, длина которого составляет 256 байт.Доступ к нему осуществляется в единицах двойного слова. AD0 и AD1 содержат 0, AD2-7 содержат адрес двойного слова, AD8-10 используются для выбора адресуемого блока и блока неисправности, а остальные строки AD не используются.

Адресный бит 32 16 15 0

00 ID объекта | ID производителя
04 Статус | Команда
08 Код класса | Редакция
0C BIST | Заголовок | Задержка | CLS
10-24 Регистр базового адреса
28 Зарезервировано
2C Зарезервировано
30 Базовый адрес ПЗУ расширения
34 Зарезервировано
38 Зарезервировано
3C MaxLat | MnGNT | INT-контактный | INT-линия
40-FF доступно для блока PCI 

Многократное чтение памяти (1100)

Это расширение цикла шины чтения памяти.Он используется для чтения больших блоков памяти без кэширования, что полезно при длительном последовательном доступе к памяти.

Цикл двойного адреса (1101)

При использовании 64-битного адреса необходимы два адресных цикла, но существует только 32-битный физический адрес. Наименее значимая часть адреса помещается первой в строках AD, за ней следуют 32 старших разряда. Второй адресный цикл также содержит команду для типа передачи (ввод-вывод, память и т. Д.).Шина PCI поддерживает 64-битное адресное пространство ввода-вывода, хотя это недоступно на ПК на базе Intel из-за ограничений центрального процессора.

Линия чтения из памяти (1110)

Этот цикл используется для чтения более двух 32-битных блоков данных, обычно до конца строки кэша. Это более эффективно, чем обычные пакеты чтения из памяти, для длинных серий последовательных обращений к памяти.

Запись в память и аннулирование (1111)

Это означает, что необходимо передать как минимум одну строку кэша.Это позволяет обновлять основную память, сохраняя цикл обратной записи в кэш.

Источники: Внутри локальной шины PCI, Гай В. Кендалл, Byte, февраль 1994 г. v 19 стр. 177-180
Источники: Книга «Незаменимое оборудование для ПК» Ханса-Петера Мессмера, ISBN 0-201-8769-3

Чтобы получить копию полного стандарта PCI, обращайтесь:

тд / п / п

Шина PCI

 Универсальная карта PCI 32/64 бит
 -------------------------------------------------- --------------
| Сторона компонента PCI (сторона B) |
| |
| |
| необязательный |
| ____ обязательные 32-битные контакты 64-битные контакты _____ |
| ___ | ||||||| - |||||||||||||||||| - ||||||| - ||||||||||||| |
         ^ ^ ^ ^ ^ ^ ^ ^
       b01 b11 b14 b49 ​​b52 b62 b63 b94 

 Карта PCI 5V 32/64 бит
| необязательный |
| ____ обязательные 32-битные контакты 64-битные контакты _____ |
| ___ | ||||||||||||||||||||||||||| - ||||||| - ||||||||||||| | 

 PCI 3.Карта 3V 32/64 бит
| необязательный |
| ____ обязательные 32-битные контакты 64-битные контакты _____ |
| ___ | ||||||| - |||||||||||||||||||||||||| - |||||||||||||| | 

Спецификация PCI определяет два типа разъемов, которые могут быть реализованы на уровне системной платы: один для систем, реализующих уровни сигнализации 5 В, и один для систем, реализующих уровни сигнализации 3,3 В. Кроме того, системы PCI могут использовать 32-битный или 64-битный разъем.Большинство шин PCI реализуют только 32-битную часть разъема, которая состоит из контактов с 1 по 62. В современных системах, поддерживающих 64-битную передачу данных, реализован полный разъем шины PCI, который состоит из контактов с 1 по 94. Три типа надстроек Платы могут быть реализованы: «Дополнительные платы на 5 В» включают выемку под ключ в позициях 50 и 51, чтобы их можно было подключать только к системным разъемам на 5 В. «Дополнительные платы на 3,3 В» имеют выемку под ключ в позициях 12 и 13, чтобы их можно было вставлять только в 3.Системные разъемы на 3 В. «Универсальные дополнительные платы» включают в себя оба ключевых паза, позволяющих подключать их к системным разъемам на 5 или 3,3 В.

Распиновка универсальной шины PCI

                      Задняя часть компьютера 
                    : ------: ------:
               -12V | - B1 A1 - | Сброс теста
         Тестовые часы | - B2 A2 - | + 12В
             Земля | - B3 A3 - | Выбор тестового режима
   Вывод тестовых данных | - B4 A4 - | Ввод тестовых данных
                + 5В | - B5 A5 - | + 5В
                + 5В | - B6 A6 - | Прерывание А
        Прерывание B | - B7 A7 - | Прерывание C
        Прерывание D | - B8 A8 - | + 5В
            PRSNT1 # | - B9 A9 - | Зарезервированный
           Зарезервировано | - B10 A10 - | + V ввод / вывод
            PRSNT2 # | - B11 A11 - | Зарезервированный
                    : ------: ------:
                    : ------: ------:
           Зарезервировано | - B14 A14 - | Зарезервированный
             Земля | - B15 A15 - | Сброс настроек
              Часы | - B16 A16 - | + V ввод / вывод
             Земля | - B17 A17 - | Грант
            Запрос | - B18 A18 - | Земля
             + В I / O | - B19 A19 - | Зарезервированный
         Адрес 31 | - B20 A20 - | Адрес 30
         Адрес 29 | - B21 A21 - | +3.3В
             Земля | - B22 A22 - | Адрес 28
         Адрес 27 | - B23 A23 - | Адрес 26
         Адрес 25 | - B24 A24 - | Земля
              + 3,3 В | - B25 A25 - | Адрес 24
             C / BE 3 | - B26 A26 - | Инициировать выбор устройства
         Адрес 23 | - B27 A27 - | + 3,3 В
             Земля | - B28 A28 - | Адрес 22
         Адрес 21 | - B29 A29 - | Адрес 20
         Адрес 19 | - B30 A30 - | Земля
              + 3,3 В | - B31 A31 - | Адрес 18
         Адрес 17 | - B32 A32 - | Адрес 16
             C / BE 2 | - B33 A33 - | +3.3В
             Земля | - B34 A34 - | Рамка цикла
    Инициатор готов | - B35 A35 - | Земля
              + 3,3 В | - B36 A36 - | Цель готова
      Выбор устройства | - B37 A37 - | Земля
             Земля | - B38 A38 - | Стоп
               Замок | - B39 A39 - | + 3,3 В
       Ошибка четности | - B40 A40 - | Snoop Done
              + 3,3 В | - B41 A41 - | Snoop Backoff
       Системная ошибка | - B42 A42 - | Земля
              + 3,3 В | - B43 A43 - | PAR
             C / BE 1 | - B44 A44 - | Адрес 15
         Адрес 14 | - B45 A45 - | +3.3В
             Земля | - B46 A46 - | Адрес 13
         Адрес 12 | - B47 A47 - | Адрес 11
         Адрес 10 | - B48 A48 - | Земля
             Земля | - B49 A49 - | Адрес 9
                    : ------: ------:
                    : ------: ------:
          Адрес 8 | - B52 A52 - | C / BE 0
          Адрес 7 | - B53 A53 - | + 3,3 В
              + 3,3 В | - B54 A54 - | Адрес 6
          Адрес 5 | - B55 A55 - | Адрес 4
          Адрес 3 | - B56 A56 - | Земля
             Земля | - B57 A57 - | Адрес 2
          Адрес 1 | - B58 A58 - | Адрес 0
             +5 входов / выходов | - B59 A59 - | + V ввод / вывод
 Подтверждение 64-битного | - B60 A60 - | Запросить 64-битный
                + 5В | - B61 A61 - | + 5В
                + 5В | - B62 A62 - | + 5В
                    : ------: ------:
                    : ------: ------:
           Зарезервировано | - B63 A63 - | Земля
             Земля | - B64 A64 - | C / BE 7
             C / BE 6 | - B65 A65 - | C / BE 5
             C / BE 4 | - B66 A66 - | + V ввод / вывод
             Земля | - B67 A67 - | Четность 64-бит
         Адрес 63 | - B68 A68 - | Адрес 62
          Адрес 61 | - B69 A69 - | Земля
             + В I / O | - B70 A70 - | Адрес 60
         Адрес 59 | - B71 A71 - | Адрес 58
         Адрес 57 | - B72 A72 - | Земля
             Земля | - B73 A73 - | Адрес 56
         Адрес 55 | - B74 A74 - | Адрес 54
         Адрес 53 | - B75 A75 - | + V ввод / вывод
             Земля | - B76 A76 - | Адрес 52
         Адрес 51 | - B77 A77 - | Адрес 50
         Адрес 49 | - B78 A78 - | Земля
             + В I / O | - B79 A79 - | Адрес 48
         Адрес 47 | - B80 A80 - | Адрес 46
         Адрес 45 | - B81 A81 - | Земля
             Земля | - B82 A82 - | Адрес 44
         Адрес 43 | - B83 A83 - | Адрес 42
         Адрес 41 | - B84 A84 - | + V ввод / вывод
             Земля | - B85 A85 - | Адрес 40
         Адрес 39 | - B86 A86 - | Адрес 38
         Адрес 37 | - B87 A87 - | Земля
             + В I / O | - B88 A88 - | Адрес 36
         Адрес 35 | - B89 A89 - | Адрес 34
         Адрес 33 | - B90 A90 - | Земля
             Земля | - B91 A91 - | Адрес 32
           Зарезервировано | - B92 A92 - | Зарезервированный
           Зарезервировано | - B93 A93 - | Земля
             Земля | - B94 A94 - | Зарезервированный
                    : ------: ------: 

То же, что и в описании:

000300030004

00030004 Test Mde Select

000

000

            ___ ___ ___ ___ ___ ___
CLK ___ | | ___ | | ___ | | ___ | | ___ | | ___ | | ___

        _______ _________
РАМА | _________________________________ |

                ______ _______ ______ ______ ______
AD ----------
                Адрес Данные1 Данные2 Данные3 Данные4

                ______ _______________________________
C / BE ----------
                Сигналы включения байта команды

         ____________ ___
IRDY | _________________________________ |

         _____________ ___
TRDY | ________________________________ |

         ______________ ___
DEVSEL | _______________________________ | 

 [1] [2] [3]
            ___ ___ ___ ___ ___ ___ ___ ___
CLK ___ | | ___ | | ___ | | ___ | | ___ | | ___ | | ___ | | ___ | | __

        _______ _________
РАМА | ________________________________________________ |

                                   А Б В
                ______ ______________ ______ _____________
ОБЪЯВЛЕНИЕ -------------------
                Адрес Данные1 Данные2 Данные3

                ______ ______________________________________________
C / BE ----------
                Сигналы включения байта команды

                                                         Подождите
         ____________ _____ ___
IRDY | __________________________________ | | _______ |

                        Подожди подожди
         ______________________ ______ ___
TRDY | _______ | | _______________________ |

         ______________ ___
DEVSEL | ______________________________________________ | 

 Бит адреса 32 16 15 0

00 ID объекта | ID производителя
04 Статус | Команда
08 Код класса | Редакция
0C BIST | Заголовок | Задержка | CLS
10-24 Регистр базового адреса
28 Зарезервировано
2C Зарезервировано
30 Базовый адрес ПЗУ расширения
34 Зарезервировано
38 Зарезервировано
3C MaxLat | MnGNT | INT-контактный | INT-линия
40-FF доступно для модуля PCI.